


V 4044 D

4 RS-Flip-Flop



IEC-Zeichen
in Entwicklung

Anschlußbelegung und Schaltzeichen

Bauform V 4044 D: DIP-16, Plast (Bild 4)

Bauform V 4044 S: SO-16 (Bild 29)

Funktionstabelle

Typstandard: TGL 42633

QE	Eingänge		Ausgänge
	$\overline{S}_n$	$\overline{R}_n$	Q_n
L	X	X	hochohmig
H	L	H	H
H	X	L	L
H	H	H	Latch

(n = 1...4,
X = L oder H)

Ausgewählte Kennwerte

Kennwerte	Kurzzeichen	Meßbedingung	min.	max.	Einheit
Verzögerungszeit $\overline{R}$ oder $\overline{S}$ zu Q	$t_{P\overline{S}}$ $t_{P\overline{R}}$	$U_{DD} = 5 \text{ V}$ $U_{DD} = 10 \text{ V}$ $U_{DD} = 15 \text{ V}$		300 140 100	ns ns ns
Selektions- und Deselektionszeit durch QE von Q = High	t_{PZH} t_{PHZ}	$U_{DD} = 5 \text{ V}$ $U_{DD} = 10 \text{ V}$ $U_{DD} = 15 \text{ V}$		230 110 80	ns ns ns
Selektions- und Deselektionszeit durch QE von Q = Low	t_{PLZ} t_{PZL}	$U_{DD} = 5 \text{ V}$ $U_{DD} = 10 \text{ V}$ $U_{DD} = 15 \text{ V}$		180 100 70	ns ns ns
SET-und RESET-Impulsbreite Low	$t_{\overline{SL}}$ $t_{\overline{RL}}$	$U_{DD} = 5 \text{ V}$ $U_{DD} = 10 \text{ V}$ $U_{DD} = 15 \text{ V}$	160 80 40		ns ns ns

CMOS-Schaltkreise Logikbaureihe Vxxx

Die CMOS-Schaltkreise der Logikbaureihe V 4000 sind in gepufferter Schaltungstechnik ausgeführt (außer V 4007 D) und entsprechen in ihren statischen elektrischen Parametern der JEDEC-Standard-B-Serien-Spezifikation. Im Vergleich zu TTL- bzw. Low-power-TTL-Schaltkreisen zeichnen sich die CMOS-Schaltkreise durch folgende Vorteile aus:

- Niedrige Verlustleistung bis ca. 10 mW (ermöglicht den Einsatz in batteriegepufferten Schaltungen),
- der Maximalwert der Ausgangsimpedanz ist nahezu unabhängig von allen erlaubten Eingangsbelegungen,
- nahezu ideale Übertragungskennlinie,
- großer Betriebsspannungsbereich ($U_{DD} = 3$ bis 15 V), geringe Stabilisierung der Betriebsspannung erforderlich,
- hohe statische Störsicherheit,
- niedrige, einheitliche Eingangskapazität,
- Arbeitstemperaturbereich von -40 bis 85 °C,
- Lieferung in Dual-in-line-Plastgehäusen.

Diese Eigenschaften erschließen CMOS-Schaltkreisen eine Reihe neuer Anwendungsmöglichkeiten in Ergänzung zu den TTL-Schaltkreisfamilien.

Grenzwerte

	Kurzzeichen	min.	max.	Einheit
Betriebsspannung	U_{DD}	$U_{SS} - 0,5$	$U_{SS} + 18$	V
Eingangsspannung	U_I	$U_{SS} - 0,5$	$U_{DD} + 0,5$	V
Ausgangsspannung	U_O	$U_{SS} - 0,5$	$U_{DD} + 0,5$	V
Verlustleistung je Ausgangstransistor	P_V		100	mW
Gesamtverlustleistung	P_{tot}		300 ¹⁾	mW
			150 ²⁾	mW
Gesamtverlustleistung ³⁾	P_{tot}		600 ¹⁾	mW
			300 ²⁾	mW
Lastkapazität je Ausgang	C_L		5	nF
Eingangsstrom	$ I_I $		10	mA
Betriebstemperaturbereich	T_a	-40	+85	°C
Lagerungstemperaturbereich	T_{stg}	-55	+125	°C

1) $T_a = -40 \dots +70$ °C; 2) $T_a = +85$ °C; 3) nur V 4034 D

Ausgewählte Kennwerte (außer V 4007)

Kennwert	Kurz- zeichen	Meßbedingungen			min.	max.	Einheit
		U_{DD} (V)	$ I_O $ (μA)	U_O (V)			
Ausgangsspannung High	U_{OH}	5	< 1		4,95		V
		10	< 1		9,95		V
		15	< 1		14,95		V
Ausgangsspannung Low	U_{OL}	5	< 1			0,05	V
		10	< 1			0,05	V
		15	< 1			0,05	V
Ausgangsstrom High	$-I_{OH}$	5		4,6	0,4		mA
		10		9,5	0,9		mA
		15		13,5	2,4		mA
Ausgangsstrom Low	I_{OL}	5		0,4	0,4		mA
		10		0,5	0,9		mA
		15		1,5	2,4		mA
Eingangsspannung High	U_{IH}	5	< 1	0,5/4,5	3,5		V
		10	< 1	1,0/9,0	7,0		V
		15	< 1	1,5/13,5	11,0		V
Eingangsspannung Low	U_{IL}	5	< 1	0,5/4,5		1,5	V
		10	< 1	1,0/9,0		3,0	V
		15	< 1	1,5/13,5		4,0	V
Eingangsreststrom High	$ I_I $	15		$T_a = -25\text{ }^{\circ}C$		0,1	μA
		15		$T_a = 85\text{ }^{\circ}C$		1,0	μA
Reststrom der	I_{ZH}	15		$15, T_a = -25\text{ }^{\circ}C$		1,2	μA
Tristate-Ausgänge		15		$15, T_a = 85\text{ }^{\circ}C$		12	μA
Reststrom der	$-I_{ZL}$	15		$0, T_a = 25\text{ }^{\circ}C$		1,2	μA
Tristate-Ausgänge		15		$0, T_a = 85\text{ }^{\circ}C$		12	μA
Eingangskapazität	C_I			$T_a = -25\text{ }^{\circ}C$		7,5	pF
Stromaufnahme	I_{DD}	5				7,5	μA
Gatter		10				15	μA
		15				30	μA
Stromaufnahme	I_{DD}	5				30	μA
Flip - Flop, Latch		10				60	μA
Gatter		15				120	μA
Stromaufnahme	I_{DD}	5				150	μA
Zähler, Register		10				300	μA
		15				600	μA




Bild 3 (DIP-14, Plast)










Bild 4 (DIP-16, Plast)



Ebenheitstoleranz: 0,15
 Pinlagetoleranz: $\frac{T}{2} = 0,125$

Bild 29 (SO-16)



Ebenheitstoleranz: 0,15
 Pinlagetoleranz: $\frac{T}{2} = 0,125$

Bild 30 (SO-20)